Sequential Circuits - D Latches (1) implementación en placa basys 3 mediante VHDL

 Se describe el comportamiento del Latch D de acuerdo a la tabla de verdad:

Latch D:

siguiendo la siguiente tabla de verdad:

y se programa el comportamiento de acuerdo al lenguaje VHDL, así como 

adaptándose desde el comienzo al FPGA que vamos a programar, en

esta placa un Artix-7.

RTL Design:

Podemos simular el comportamiento del código mediante el software Vivado o ISE project navigator:

Corremos la síntesis y si todo sale bien abrimos el diseño implementado, configuramos los puertos donde programaremos el comportamiento en nuestra placa.

Programación de la FPGA: