Sequential Circuits - S-R Latches (1) implementado en Basys 3

Se describe el comportamiento del Latch S-R de acuerdo a la tabla de verdad y programando el código en Vivado o ISE project navigator de Xilinx.

Se programa el comportamiento de acuerdo al lenguaje VHDL, así como adaptándose desde el comienzo al FPGA que vamos a programar, en el caso de la basys 3  (Artix-7) mediante VIVADO.

Diagrama RTL:

Podemos simular el comportamiento del código mediante el software Vivado o ISE project navigator, para fines prácticos se programa en la tarjeta de acuerdo a las terminales de la misma y se comprueba el funcionamiento, antes claro ya sintetizado el programa, configurado el programa de conexiones y de ser posible realizada una simulación para comprobarlo.

Programación de la FPGA: