Un paquete en VHDL es una colección de funciones, procedimientos, variables compartidas, constantes, archivos, alias, tipos, subtipos, atributos y componentes. Un archivo de paquete se utiliza a menudo (pero no siempre) junto con una biblioteca VHDL única. Los paquetes se usan con mayor frecuencia para agrupar todo el código específico de una biblioteca. Los paquetes pueden tener dos partes: una declaración y un cuerpo, aunque el cuerpo no es necesariamente necesario. La sección de declaraciones contiene los prototipos de las funciones y procedimientos definidos. La sección body contiene la implementación real de las funciones y procedimientos. Si ha utilizado C antes, la sección de declaración es similar a un archivo .h.

Los paquetes en combinación con las bibliotecas son una excelente manera de que VHDL permita al diseñador digital organizar su código. Al agrupar la funcionalidad que pertenece, los diseños tienen mucho más sentido y son más delgados. También le permiten escribir código que es reutilizable. Es posible que encuentre un archivo de paquete en particular que se utiliza una y otra vez a lo largo de sus diseños si tiene algunas funciones o constantes útiles.

Componentes en un archivo de paquete

Es preferible colocar todas las definiciones de componentes en un único archivo de paquete, en lugar de copiarlas y pegarlas en todas partes donde se cree una instancia del componente. De esta manera, si cambia el mapa de puertos, solo es necesario actualizar el archivo de paquete y las instancias reales.

Constantes y tipos en un archivo de paquete

Las constantes y los tipos que aparecen repetidamente en todo el código probablemente deben agruparse en un archivo de paquete. (O tal vez se pase en su diseño usando genéricos).

Funciones y procedimientos en un archivo de paquete

Las funciones y procedimientos deben existir tanto en la sección de declaración como en la sección del cuerpo. Como se ha dicho anteriormente, la declaración contiene el prototipo para la función o procedimiento y el cuerpo contiene la implementación real del código. A continuación se muestra un archivo de paquete de ejemplo que muestra algunas de las situaciones descritas anteriormente.

Para simular diseños de hardware electrónicos, se requiere la siguiente información:

• Descripción estructural del diseño (netlist o esquema)

• Modelo de comportamiento para cada dispositivo del diseño (fuente VHDL o biblioteca de modelos)

• Estímulo para el diseño (vectores de prueba)

• Información de configuración de diseño (especificar la versión de cada modelo de dispositivo que se utilizará durante la simulación)